芯片是采用以下工作原理來存儲程序的:
1. 芯片是一種集成電路,由大量的晶體管構(gòu)成。不同的芯片有不同的集成規(guī)模,大到幾億;小到幾十、幾百個晶體管。
2. 晶體管有兩種狀態(tài),開和關(guān),用 1、0 來表示。
3. 多個晶體管產(chǎn)生的多個1與0的信號,這些信號被設(shè)定成特定的功能(即指令和數(shù)據(jù)),來表示或處理字母、數(shù)字、顏色和圖形等。
4. 芯片加電以后,首先產(chǎn)生一個啟動指令,來啟動芯片,以后就不斷接受新指令和數(shù)據(jù),來完成功能。
芯片儲存信息的原理如下:
對動態(tài)存儲器進(jìn)行寫入操作時,行地址首先將RAS鎖存于芯片中,然后列地址將CAS鎖存于芯片中,WE有效,寫入數(shù)據(jù),則寫入的數(shù)據(jù)被存儲于指定的單元中。
對動態(tài)存儲器進(jìn)行讀出操作時,CPU首先輸出RAS鎖存信號,獲得數(shù)據(jù)存儲單元的行地址,然后輸出CAS鎖存信號,獲得數(shù)據(jù)存儲單元的列地址,保持WE=1,便可將已知行列地址的存儲單元中數(shù)據(jù)讀取出來。
擴(kuò)展資料
主存儲器的兩個重要技術(shù)指標(biāo):
讀寫速度:常常用存儲周期來度量,存儲周期是連續(xù)啟動兩次獨立的存儲器操作(如讀操作)所必需的時間間隔。
存儲容量:通常用構(gòu)成存儲器的字節(jié)數(shù)或字?jǐn)?shù)來計量。
地址總線用于選擇主存儲器的一個存儲單元,若地址總線的位數(shù)k,則最大可尋址空間為2k。如k=20,可訪問1MB的存儲單元。數(shù)據(jù)總線用于在計算機(jī)各功能部件之間傳送數(shù)據(jù)??刂瓶偩€用于指明總線的工作周期和本次輸入/輸出完成的時刻。
主存儲器分類:
按信息保存的長短分:ROM與RAM。
按生產(chǎn)工藝分:靜態(tài)存儲器與動態(tài)存儲器。
靜態(tài)存儲器(SRAM):讀寫速度快,生產(chǎn)成本高,多用于容量較小的高速緩沖存儲器。動態(tài)存儲器(DRAM):讀寫速度較慢,集成度高,生產(chǎn)成本低,多用于容量較大的主存儲器。
聲明:本網(wǎng)站尊重并保護(hù)知識產(chǎn)權(quán),根據(jù)《信息網(wǎng)絡(luò)傳播權(quán)保護(hù)條例》,如果我們轉(zhuǎn)載的作品侵犯了您的權(quán)利,請在一個月內(nèi)通知我們,我們會及時刪除。
蜀ICP備2020033479號-4 Copyright ? 2016 學(xué)習(xí)鳥. 頁面生成時間:3.009秒